一、规划方针
根据锁相环的理论，以载波康复环为依托建立数字锁相环渠道，并在FPGA中完成锁相环的根本功能。
在FPGA中完成锁相环的自动增益操控，确定检查，确守时刻、失锁时刻的核算核算，多普勒频偏的估量。
经过USB接口与电脑完成通讯来交流有关锁相环的参数。电脑传递锁相环所需的参数(如等效噪声带宽等)，FPGA将锁相环的成果传递给电脑(如确守时刻，多普勒频率等)。
二、规划使命
锁相环的输入具有自动增益操控AGC模块，这么能够答应必定动态规模的信号输入，也减少了输入环路信噪比的大幅动摇，然后减少了环路噪声带宽的大幅动摇。
根据VHDL语言完成数字锁相环，混频根据CORDIC算法，相位获取模块是批改的横竖切相位获取，环路滤波器选用抱负的二阶环，NCO选用32位的累加器。规划完先进行Modelsim仿真，后使用ISE自带的CHIPSCOPE下载调试。
具有确定检查模块，当环路确守时，经过LED灯或数码管给出确定指示。
经过确定指示的输出信号，来操控一个实时时钟，这么能够核算确守时刻和失锁时刻，所记载的时刻存入两个FIFO。
规划USB通讯模块，使得规划的锁相环能够同电脑进行通讯，将接纳电脑传给FPGA的环路参数，一起将检查的确守时刻和失锁时刻，确定指示，多普勒频偏估量等传输给电脑。
使用MATLAB GUI规划一个操控面板，经过操控面板能够随时改动锁相环的环路参数，也能够接纳锁相环经过USB传输给电脑的锁相环的成果。
三、规划原理
跟着数字技术的开展，如今呈现了很多资源丰富的可编程器材，像FPGA、DSP、专用集成电路等，根据软件无线电的通讯体系，通常选用数字锁相环。数字锁相环具有确定精度高，盯梢带广大，参数能够在不批改硬件电路的前提下进行批改等种种的长处。现在，数字锁相环广泛使用于通讯、航天等领域。关于详细的使用，数字锁相环能够用于载波盯梢，相位获取等。本规划就是以载波回复环为依托进行的数字锁相环规划。
(1)、锁相环的根本结构
锁相环是一个频率与相位的同步操控体系。它的作业进程可用下图表明
上面的锁相环是通常模仿锁相环所必需包含的环路构成，包含鉴相器、环路滤波器、压控振荡器。而关于使用软件来完成的全数字锁相环，有必要在FPGA内部完成锁相环的鉴相器、环路滤波器、压控振荡器等部件。
(2)、本规划所要完成的锁相环的根本结构
本规划中，鉴相器有CORDIC混频器加上批改的arctan相位获取器构成，环路滤波器有抱负二阶环构成，NCO由32位的数字累加器构成。
下面就对比主要的几个模块进行介绍
1、数字前端AGC模块
数字前端模块的框图如下：
数字前端模块接纳来自ADC的采样数据，然后分红两路输出给载波康复模块。输入到ADC的模仿信号频率为
序列，不会发生二次频，因而后续不需要滤波处理。信号处理进程的数学表达式如下，假定ADC的中频输入信号为一简单的正弦波：
ADC的输出为：
经奇偶别离和数字混频后，输出的I、Q两路信号分别为：
这两路信号在频域上存在2F1频率邻近的频谱，因而有必要把这个频谱消除去。本规划选用了直接抽去掉0的办法，抽取后I，Q两路信号的数据速率从4F1降到了2F1。
经抽取后的两路信号分别为：
从上两式可见，直接抽取的办法会使I、Q两路信号之间存在一个跟采样频率及多普勒频偏有关的固定相位误差
但是因为
因而这个误差十分小，在本规划中就不思考这个固定误差了。所以
通常载波盯梢环要作业在很大的动态规模下，为了使环路带宽和阻尼系数变化规模不要太大，然后使环路处于正常的作业状态下，有必要操控环路内的信号强度，因为环路带宽和阻尼系数与信号强度有关。
AGC使信号能够坚持一个近乎恒定的信号强度，增大了环路的动态规模，影响的是信号的功率或起伏，而关于相位几乎没有影响。AGC是选用了相干AGC的处理办法，因为它关于相位无影响，它的效果仅仅输出一个起伏尽量恒定的信号，因而这儿就不评论AGC的算法了。
